Der Artikel wird am Ende des Bestellprozesses zum Download zur Verfügung gestellt.

Entwicklung und Implementierung eines Signalgenerators auf einem FPGA

Sofort lieferbar | Lieferzeit: Sofort lieferbar I
ISBN-13:
9783668975330
Veröffentl:
2019
Seiten:
44
Autor:
Marco Niesen
eBook Typ:
PDF
eBook Format:
EPUB
Kopierschutz:
0 - No protection
Sprache:
Deutsch
Beschreibung:

Bachelorarbeit aus dem Jahr 2010 im Fachbereich Informatik - Technische Informatik, Note: 1,0, Universität der Bundeswehr München, Neubiberg (Elektrotechnik und Technische Informatik (ETTI)), Sprache: Deutsch, Abstract: Ziel dieser Arbeit soll ein einfacher Signalgenerator sein, dessen Algorithmen zur digitalen Synthese auf einem FPGA realisiert sind.Durch einen ausgangsseitig angeschlossenen DAC (Digital-Analog-Converter) wird das ausgegebene Signal in eine analoge Form umgewandelt und ausgegeben. Ein nachgeschalteter Tiefpassfilter soll dabei unerwünschte Störsignale unterdrücken. DAC, Filter und Anschlussbuchse für den Signalabgriff sollen auf einer Platine untergebracht werden, die auf das vorhandene Evaluation-Board des FPGA aufgesteckt werden kann.Wünschenswerte Funktionen des Signalgenerators:. Frequenzdarstellung über Sieben-Segment-Anzeige oder LCD. über Taster einstellbare Frequenz (0 Hz - 1 MHz). verschiedene Signalformen (Sinus, Rechteck, Dreieck, Sägezahn). veränderbarer Tastgrad (10% - 90%)Da der Hauptbestandteil dieser Arbeit die digitale Synthese der Signale im FPGA ist, können die Funktionen zur Einstellung der Amplitude und des DC-Offset nicht realisiert werden. Diese sind Bestandteil des analogen Teils und werden in einer folgenden Arbeit behandelt.
Inhaltsverzeichnis1. Einführung1.1 Allgemeine Grundlagen Signalgeneratoren1.2 Kommerzielle Signalgeneratoren1.3 Wichtige Qualitätsmerkmale1.4 Grundlagen Signalerzeugung1.4.1 Analoge Signalerzeugung1.4.2 Digitale Signalerzeugung mittels DDS (Direct Digital Synthesis)1.5 Beschreibung des Entwicklungssystems Altera DE22. Bedienung2.1 Technische Daten2.2 Beschreibung der Bedienelemente2.3 Menüführung3. Aufbau3.1 D/A-Wandlerboard3.2 VHDL-Komponenten3.2.1 Baugruppe DDS3.2.2 Baugruppen DDS-Display 1 bis 33.2.3 Baugruppe DDS-Control3.2.4 Baugruppe DDS-Frequency Converter3.2.5 Baugruppen DDS-Frequency Divider und DDS-Duty Cycle Divider4. Test4.1 Benötigte Testroutinen / -signale4.1.1 mnu_up.vwf / mnu_down.vwf4.1.2 mnu_up_hold.vwf / mnu_down_hold.vwf4.1.3 freq_1khz.vwf4.1.4 change_freq.vwf4.1.5 change_duty.vwf4.1.6 Weitere Test-Dateien4.2 Messungen5. Durchführen von Änderungen5.1 Änderung der DAC-Wortbreite5.2 Änderung der Systemtaktfrequenz5.3 Änderung / Erweiterung der gespeicherten Signale5.3.1 Verwendung des Hilfsprogramms LookupTableGenerator6. FazitAnhangLiteraturverzeichnis

Kunden Rezensionen

Zu diesem Artikel ist noch keine Rezension vorhanden.
Helfen sie anderen Besuchern und verfassen Sie selbst eine Rezension.

Google Plus
Powered by Inooga